12-laag BGA PCB, HDI-PCB Blind via, Begraven via Multi-layer PCB, Hoogte - PCB van de dichtheidsinterconnectie, via en zijn functie

Waarom moeten wij via in PCB gebruiken? En zijn Parasitische Capacitieve weerstand en Parasitische Inductantie

Het ontwerp van Tag#pcb, Multi-layer Hoge PCB, - PCB van de dichtheidsinterconnectie

PCB-gaten

Via is één van de belangrijke stukken van multi-layer PCB, en de kosten om gewoonlijk te boren geven van 30% rekenschap aan 40% van de kosten van PCB-vervaardiging. Kortom, elk gat in PCB kan a via worden genoemd. Van het standpunt van functie, het gat

kan in twee categorieën worden verdeeld: wordt gebruikt aangezien de elektroverbinding tussen de lagen, andere als het bevestigen of het plaatsen van het apparaat wordt gebruikt. Deze gaten zijn over het algemeen verdeeld in drie types, namelijk blind blind gat (via), begraven die gat (wordt begraven via) en door gat (door via).

1.1 samenstelling van Gaten

Het blinde gat wordt gevestigd op de hoogste en bodem van de gedrukte kringsraad en heeft een bepaalde diepte voor de verbinding tussen de oppervlaktelijn en de binnen hieronder lijn. De diepte van het gat gewoonlijk overschrijdt geen bepaalde verhouding (opening). Het begraven gat is een verbindend die gat in de binnenlaag van de gedrukte kringsraad wordt gevestigd, die zich niet tot de oppervlakte van de kringsraad uitbreidt.

De bovengenoemde twee soorten gaten worden gevestigd in de binnenlaag van de kringsraad. De vorming van door gatenproces wordt gebruikt vóór laminering, en verscheidene binnenlagen kunnen worden overlapt door gedaan tijdens de vorming van het gat.

Het derde wordt genoemd a door gat, dat door de volledige kringsraad overgaat. Het kan worden gebruikt om intern of als gat van de installatieplaats voor componenten onderling te verbinden. Omdat het door gat gemakkelijker is te realiseren en de kosten laag zijn, wordt het gebruikt in de meeste gedrukte kringsraad in plaats van andere twee. De volgende vermelde gaten, zonder speciale instructies, worden beschouwd als door gaten.

Van het ontwerpstandpunt, is een gat hoofdzakelijk samengesteld uit twee delen, is één het middengat (boorgat), is andere het stootkussengebied rond het gat, verder ziet. De grootte van deze twee delen bepaalt de grootte van het gat. Duidelijk, in

de hoge snelheid, high-density het ontwerp van PCB, ontwerpers wil altijd de gaten kleiner beter, zodat het meer bedradingsruimte op de raad kan verlaten.

Bovendien kleiner het gat, lager zijn eigen parasitische capacitieve weerstand, en geschikter voor hoge snelheidskringen. De vermindering van de gatengrootte bewerkstelligt de verhoging van de kosten, en de grootte van het gat kan niet zonder beperking worden verminderd. Het wordt beperkt door de technologie van etc. het boren en het galvaniseren.

Kleiner het gat, langer duurt het om het gat te boren, en gemakkelijker het moet van de centrumpositie afwijken; en wanneer de diepte van het gat 6 keer de diameter van het gat overschrijdt, kan men niet waarborgen dat de gatenmuur uniform geplateerd koper kan zijn. Nu, bijvoorbeeld, is de normale dikte van een PCB (diepte van door gat) 1.6mm, zodat kan de minimumdiediameter van het gat door de PCB-fabrikant wordt verstrekt 0.2mm slechts bereiken.

1.2 parasitische Capacitieve weerstand van Vias

Via zich heeft parasitische capacitieve weerstand aan de grond. Waar het geweten is dat de diameter van het het isoleren gat op de grondlaag D2 is, is de diameter van via stootkussen D1, is de dikte van PCB T, is de diëlektrische constante van het substraat ε, dan is het dal van de parasitische capacitieve weerstand door het gat ongeveer als volgt:

C=1.41εTD1/(D2-D1).

Het belangrijkste effect van de parasitische capacitieve weerstand door het gat moet de toenemende tijd van het signaal verlengen en de snelheid van de kring verminderen. Bijvoorbeeld, een PCB-raad met 50 mil dik, als u a via met de binnendiameter van 10mil en 20 mil-stootkussendiameter gebruikt, 32 mil-afstand tussen stootkussen en het gebied van het grondkoper, dan kunnen wij de parasitische capacitieve weerstand van via door de bovengenoemde formule ongeveer worden: C=1.41 x4.4x0.050x0.020/(0.032-0.020) =0.517pF. De veranderlijke hoeveelheid van dit die deel van de capacitieve weerstand tegen de toenemende tijd wordt veroorzaakt is: T10-90=2.2 C (Z0/2) =2.2 x0.517x (55/2) =31.28 ps.

Van deze waarden, kan men zien dat hoewel het nut van de toenemende die vertraging door de parasitische capacitieve weerstand van enig wordt veroorzaakt via niet duidelijk is, de ontwerper het in overweging zou moeten nemen dat als veelvoudige vias tussen lagen worden gebruikt.

1.3 parasitische Inductantie van Vias

Naast parasitische capacitieve weerstand, is er parasitische inductantie tegelijkertijd door vias. In het ontwerp van hoge snelheids digitale die kring, is het kwaad door de parasitische inductantie door het gat wordt veroorzaakt vaak groter dan dat van de parasitische capacitieve weerstand. Zijn parasitische reeksinductantie verzwakt de bijdrage van omleidingscapacitieve weerstand en verzwakt het het filtreren nut van het gehele voedingsysteem. Wij kunnen de volgende formule gebruiken om een benaderende parasitische inductantie van via eenvoudig te berekenen:

L=5.08h [ln (4h/d) +1].

Waar L naar de inductantie van via verwijst, h de lengte van via, D de diameter van via. Men kan zien van de formule dat de diameter van via weinig effect op de inductantie heeft, maar het grootste effect op de inductantie is de lengte van via. Nog gebruikend het bovengenoemde voorbeeld, kan men berekenen dat de inductantie van via is: L=5.08 x0.050 [ln (4x0.050/0.010) 1] =1.015 nH. Wanneer de toenemende tijd van het signaal 1 NS is, is de gelijkwaardige impedantie: XL=πL/T10-90=3.19Ω. Dergelijke impedantie kan niet in de passage van hoge frequentiestroom worden genegeerd. In het bijzonder, moet de omleidingscapacitieve weerstand door twee vias overgaan wanneer het verbinden van de machtslaag en de grondlaag, zodat de parasitische inductantie van vias exponentieel zal stijgen.

1.4 ontwerp van via in Hoge snelheidspcb

Van de bovengenoemde analyse van de parasitische kenmerken van vias, kunnen wij zien dat in het ontwerp van hoge snelheidspcb, schijnbaar eenvoudig via vaak grote negatieve gevolgen aan het ontwerp van de kring brengt. het nadelige gevolg van het parasitische effect van via verminderen, kunnen wij proberen om het in het ontwerp als volgt te doen:

1) Overwegend de kosten en signaalkwaliteit, kies een redelijke grootte voor vas. Zoals 6-10 het ontwerp van de modulepcb van het laaggeheugen, is 10/20 mil (het boren/stootkussen) via beter; voor wat hoogte - raad van de dichtheids kan de kleine grootte, u ook proberen om 8/18 mil via te gebruiken. Momenteel, aangezien de machines van de laserboring in de vervaardiging worden gebruikt, is het mogelijk om kleinere groottegaten in de technische omstandigheden te gebruiken. Voor via van de voeding of gronddraad, kan een grotere grootte worden overwogen

om de impedantie te verminderen.

• Van de twee hierboven besproken formules, kan men besluiten dat gebruiken van een dunnere PCB-plaat voordelig is om de twee parasitische parameters van via te verminderen.
• De signaallijnen op de raad zo ver mogelijk veranderen niet de laag, d.w.z., proberen om onnodige vias niet te gebruiken.
• De speld van de voeding en de grond zou dichtbij moeten worden geboord aan boord van, korter de looddraad tussen via en de speld, beter, omdat zij zullen leiden tot de verhoging van inductantie. Tegelijkertijd, zouden de looddraad van de macht en de grond zo dik mogelijk moeten zijn om impedantie te verminderen.
• Plaats sommige grondvias dichtbij vias van het de omschakelingsgebied van de signaallaag om de meest dichtbijgelegen lijn voor het signaal te verstrekken. Zelfs kan een groot aantal overtollige het aan de grond zetten vias op de PCB-raad worden geplaatst. Natuurlijk, moet het ontwerp ook flexibel zijn. Via vroeger besproken model is dat elke laag stootkussens heeft, en soms kunnen wij de grootte verminderen of zelfs de stootkussens van sommige lagen verwijderen. Vooral in het geval van hoogte - de dichtheid van via gebieden, het kan tot de vorming van een gebroken groef in de koperlaag met een verdelingslijn leiden. om het probleem op te lossen, naast zich bewegen via positie kunnen wij ook nadenken verminderend de stootkussengrootte van de koperlaag.

Het gedrukte Vermogen 2022 van de Kringsraad